【公開日：2025.06.10】【最終更新日：2025.05.19】

課題データ / Project Data

課題番号 / Project Issue Number

24RO0026

利用課題名 / Title

MOSFET、CMOS回路の測定・評価

利用した実施機関 / Support Institute

広島大学 / Hiroshima Univ.

機関外・機関内の利用 / External or Internal Use

外部利用/External Use

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）計測・分析/Advanced Characterization

【重要技術領域 / Important Technology Area】（主 / Main）革新的なエネルギー変換を可能とするマテリアル/Materials enabling innovative energy conversion（副 / Sub）-

キーワード / Keywords

電気的特性の測定

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

藤川 誠司

所属名 / Affiliation

日本原子力研究開発機構

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

山田真司

利用形態 / Support Type

（主 / Main）技術補助/Technical Assistance（副 / Sub）-

利用した主な設備 / Equipment Used in This Project

RO-511：プローバ
RO-512：半導体パラメータアナライザ

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

半導体について基礎から応用まで習得するため、半導体パラメータアナライザやインピーダンスアナライザを使用したMOSFETに関する測定を行い、CMOS回路の評価を行った。

実験 / Experimental

　半導体パラメータアナライザ ( アジレント　ＨＰ4156他 )を用いてCMOS構成要素のnMOS-FETとpMOS-FETともに、I_d-V_g特性とI_d-V_d特性の測定を行った。V_gのスイープ範囲は、nMOS-FETは0.0 から 3.0 V、pMOS-FETは0.0 から -3.0 V、V_dのスイープは0.1 Vステップで、nMOS-FETは0.1 Vから1.0 Vまで、pMOS-FETは-0.1から-1.0 Vまでの条件で測定を行った。図１の横軸はV_g、縦軸はI_d、縦軸の第2軸はI_dの微分値である相互コンダクタンスGmを表す。
　次に、I_d-V_d特性は、ゲート電極に電圧V_gを印加し、ドレイン-ソース間にドレイン電圧V_dを印加しながらドレイン電流I_dを測定する。V_dのスイープ範囲は、nMOS-FETは0.0 - 3.0 V、pMOS-FETは0.0 から-3.0 V、V_gのスイープは0.5 Vステップで、nMOS-FETは0.0 Vから3.0 Vまで、pMOS-FETは0.0から-3.0Vまでの条件で測定を行った。図2にI_d-V_d特性のV_g依存性を示す。横軸はV_d、縦軸はI_dである。
　CMOSインバータの入出力特性は、両MOS-FETのゲートに接続された入力電極Vinに入力電圧V_inをスイープして、両方のドレインに接続されたVout電極の出力電圧V_outと電源電流I_dをプローバで測定した。図3は電源電圧V_dを第２掃引とした、CMOSインバータの入出力特性のV_d依存性を示す。横軸はV_in、縦軸はV_out、第2縦軸はI_dである。
　NOR、NAND、RS-FlipFlopロジック回路については、それぞれ2系統の入力1と入力2に、0か1 を特定のパターンで印加して出力電圧を測定した。図4と図5にNANDとRS-FlipFlop回路の真理値表A)と入出力特性B)を示す。入出力特性の図は、横軸が時間で縦軸はそれぞれの入出力の色に対応する入出力値に対応する。

結果と考察 / Results and Discussion

　図1のI_d-V_g特性から閾値電圧V_tを接線法で求めた。両MOS-FETとも閾値電圧が大きいほうにシフトしているが、V_tは本来V_dが大きいほど減少するので、I_dが大きくなることで相互コンダクタンス最大値の増大と接線角度が急峻化で、切片が大きいほうにシフトしたためであると考えられる。
　図2から、V_dの増加とともに0 Vから抵抗素子のような振るまう線形領域から、フラットな飽和領域への遷移が起こり、V_gが大きいとI_dは増加していることが見て取れる。線形領域から飽和領域への遷移途中はドレイン電圧によってドレイン近傍の空乏層が広がりチャネルが阻害されるピンチオフ領域といわれる。
　図3の青とオレンジ線は、それぞれCMOSインバータのV_inに対するV_outとI_dを示し、V_dが3.0、4.0、5.0 VとなるにつれてV_outとI_dが大きいプロファイルを示している。インバータのON/OFFは、V_outが1/2のV_in値で起こっており、反転の境界でI_dに貫通電流が流れていることが見て取れる。
　図4 A)のNANDの真理値表で入力1、2が両方0のとき出力が0になることが、図4 B)の入出力特性の赤点線枠に示されるように出力が0になっていることから確認できた。FlipFlap回路は記憶回路であり、図5 A)から入力1、2がともに0の時、直前の出力が保持される特性がある。図5　B)の赤点線枠に着目すると、直前の入力1と2はともに0であり、直前の出力を保持していることが確認できた。

図・表・数式 / Figures, Tables and Equations

図1　nMOS-FET A)とpMOS-FET B)についてのI_d-Vg特性のドレイン電圧V_dとの依存性。

図2　nMOS-FET (A)とpMOS-FET (B)についてのI_d-V_d特性のV_g依存性。

図3　CMOS回路インバータの入出力特性と貫通電流の電源電圧依存性。

図4　NANDの真理値表 A)と入出力特性B)ロジック回路の入出力特性。

図5　RS-FlipFlopの真理値表 A)と入出力特性B)ロジック回路の入出力特性。

その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)

成果発表・成果利用 / Publication and Patents

論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)

口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.

特許 / Patents

特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件