【公開日：2025.06.10】【最終更新日：2025.04.21】
課題データ / Project Data
課題番号 / Project Issue Number
24AT0078
利用課題名 / Title
Sb2Te3層状膜によるMoS2上低抵抗コンタクトの実現
利用した実施機関 / Support Institute
産業技術総合研究所 / AIST
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
成膜・膜堆積、MoS2、Maskless,高品質プロセス材料/技術/ High quality process materials/technique,エレクトロデバイス/ Electronic device,蒸着・成膜/ Vapor deposition/film formation,光リソグラフィ/ Photolithgraphy
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
堀川 昌代
所属名 / Affiliation
国立研究開発法人産業技術総合研究所
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
張文馨
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
杉山 和義,郭 哲維
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
AT-006：マスクレス露光装置
AT-109：６インチ電子ビーム真空蒸着装置（アールデック）
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
次世代チャネル材料として、極薄領域(< 1 nm)でも高移動度が維持できる遷移金属ダイカルコゲナイド(TMDC)が注目されている。しかしながら、界面準位や金属誘起準位(MIGS)に起因したフェルミレベルピニングの影響で、一般的な金属電極とTMDCの間に大きなコンタクト抵抗が存在し、デバイス性能が大きく制限されるという問題がある。最近、BiやSbなどの半金属を用いることで、TMDCトランジスタのコンタクトの著しい低抵抗化が報告されたが、それら材料の耐熱性には課題がある。本研究では、融点が比較的高く(> 600 ℃)優れた熱安定性が期待され、かつ電気的に半金属と同様な効果が期待される狭バンドギャップ縮退半導体Sb2Te3に着目した。Sb2Te3は、MoS2との伝導体バンドオフセットが小さいため、MoS2 nMOSFETのコンタクト材料として、高い耐熱性と低いコンタクト抵抗の両立に有用であると期待できる。
実験 / Experimental
まず、CVD法で成膜した単層のMoS2上にマスクレス露光装置にてAZ-5214レジストをパターニングし、スパッタリングにより、Sb2Te3(20 nm)/W(30 nm)を成膜した。その後、リストオフにて、Sb2Te3(20 nm)/W(30 nm) S/D電極を形成した。裏面にAu電極をつけから、MoS2 バックゲート型トランジスタの試作が完了した。
結果と考察 / Results and Discussion
図1に450 ℃熱処理前後のSb2Te3/MoS2界面のXRD分析結果と断面TEM像を示す。熱処理により、Sb2Te3の結晶性が大幅に向上することが確認され、また、高いc軸配向性から、Sb2Te3膜はMoS2上で層状に形成されていることが示唆された。実際、TEM観察から、単層MoS2とSb2Te3との異種層状物質間のファンデルワールス(vdW)界面が確認された。さらに、高倍率のTEM観察により、450 ℃熱処理後でも界面欠陥や原子拡散は確認されず、バックエンドLSIプロセスに耐えうる耐熱性を持つことが分かった。
次に、Sb2Te3/W S/Dコンタクトを有するバックゲートMoS2 nMOSFETsを試作した。図2にID-VD電気特性の測定結果を示す。ドレイン電流の低VD時のリニア特性から低コンタクト抵抗が示唆される。Y-function法から求めたコンタクト抵抗は約0.2 kΩmmであり、半金属Biコンタクトと同等な値が得られた。以上の結果から、Sb2Te3/MoS2
vdW界面においては、ダンリングボンド等の欠陥が少なく界面準位の抑制が期待でき、また、半金属的な特性を持つSb2Te3は金属よりフェルミレベルでの状態密度が小さいため、MIGSに起因するコンタクト抵抗増大を防ぎ得たものと考えている。
図・表・数式 / Figures, Tables and Equations
図 1 (a) XRD q/2q scan of Sb2Te3/MoS2 stacked films before and after post-metallization annealing (PMA) at 450 ºC. (b) The high-resolution TEM cross-sectional images of 450 ºC annealed W/Sb2Te3/MoS2 stacked film. The inset shows the enlarged image at the vdW interface.
図. 2 (a) The ID-VD characteristics of back gate 1L MOS2 nMOSFET with Sb2Te3/W S/D contacts. (b) The parasitic contact resistance of Sb2Te3/W S/D contacts extracted from Y-function method. The schematic figure of the back gate 1L MOS2 nMOSFET is shown in the inset.
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：1件