【公開日：2025.06.10】【最終更新日：2025.02.26】
課題データ / Project Data
課題番号 / Project Issue Number
24OS1058
利用課題名 / Title
スクリーン印刷を用いたAl誘起液相エピタキシャル手法によるSiGe/Siヘテロ接合の作製と評価
利用した実施機関 / Support Institute
大阪大学 / Osaka Univ.
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
シリコン基材料・デバイス、SiGeダイオード,エレクトロデバイス/ Electronic device,蒸着・成膜/ Vapor deposition/film formation
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
北浦 魁人
所属名 / Affiliation
大阪大学大学院工学研究科 マテリアル生産科学専攻
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
鈴木 紹太,黒木 崇志,北村 望,中尾 凌,栄徳 千鶴
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
【研究目的】 SiGeダイオードは、SiとGeの特性を活かし、低立ち上がり電圧と優れた熱安定性を有し、高温環境や高速スイッチングが求められるアプリケーションとして注目されている。Siダイオードの立ち上がり電圧は約0.6Vで、Geダイオードの立ち上がり電圧の約0.3Vよりも大きいことが知られている。しかし、Geダイオードはリーク電流が大きく、原料とするGe単結晶基板はSi単結晶基板と比較して非常に高価である。SiGeを使用することでGeダイオードと比較して低コストで、Siダイオードと比較して低立ち上がり電圧のダイオードを作製することが期待できる。本研究では、低コストのSiGe作製方法を用いることで、低リーク電流、低立ち上がり電圧特性を有するSiGeダイオードを作製することを目的とし研究を行った。
実験 / Experimental
【方法】 Fig.1に示すように、スクリーン印刷を用いたAl誘起液相エピタキシャル手法を用いて、SiGe層を形成し、EV蒸着法で電極をつけることでSiGeダイオードを作製する。スクリーン印刷を用いたAl誘起液相エピタキシャル手法とは、Si基板上にAlGe混合ペーストを塗布し、アニールすることで、Al-Si-Geの合金化反応を利用してSiGeをSi基板上に成長させる方法である[1-3]。本手法では、分子線エピタキシー法、化学蒸着法とは異なり非真空下で製造できることで、大面積、高品質・低価格なSiGe層を形成させることができる。Si基板の面方位、ペーストのAlGe比、アニール時の焼成温度とガス雰囲気をそれぞれ変化させて作製したダイオードの立ち上がり電圧、リーク電流、内部抵抗をIV測定から、作製したSiGeの断面図、Ge濃度をそれぞれ走査型電子顕微鏡エネルギー分散型X線分析装置、X線解析装置を用いて評価する。
結果と考察 / Results and Discussion
【結果】 Si(111)基板にペーストを塗布し、焼成温度750℃、Ar雰囲気下においてSiGeを成長させることで、リーク電流10-8A以下、立ち上がり電圧約0.4VのSiGeダイオードの作製に成功した(Fig.2)。また、ペーストのAlGe比率が7:3、6:4、5:5の順番で立ち上がり電圧は小さくなることが分かる。これは、ペースト内のGe比率が大きくなるにつれて、SiGe内のGe濃度が高くなるためであると考えられる[4]。
図・表・数式 / Figures, Tables and Equations
Fig.1 Schematics of the liquid-phase growth of p-SiGe/n-Si heterostructures using AlGe mixed paste
Fig.2 Dark IV curve of SiGe diodes on Si (111), annealed at 750℃ under an Ar atomosphre
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
【参考文献】[1] Roberts F M, Wilkinson E L G, “The effects of alloying material on regrowth-layer structure in silicon power devices.” Journal Mater Science 6, 189–199 (1971). [2] Murray J L, Mcaliter A J, “The Al-Si (Aluminum-Silicon) System.” Bull. Alloy Phase Diagr. 5, 74–84 (1984).[3] Trumbore F A, “Solid solubilities of impurity elements in germanium and silicon,” Bell System Technical Journal, 39, 205-233 (1960). [4] 北浦, 多根 他, PVSEC-35, LN00087 (2024).
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
- Kaito Kitaura, Sarah Alamri, Shota Suzuki, Takashi Kuroki, Moeko Matsubara, Hideaki Minamiyama, Masakazu Tane, Jun Tatebayashi, Marwan Dhamrin, “Formation of n+ Silicon Layer by Screen-Printing Aluminum Paste and Phosphorus source” PVSEC-35, Tu4-P52, poster presentation, Tue. Nov 12, 2024
- 北浦 魁人, 鈴木 紹太, 舘林 潤, 藤原 康文, ダムリン マルワン “Al 誘起液相エピタキシャル成長法によるSi上SiGe膜の品質評価”, 2023年度半導体エレクトロニクス部門委員会第3回研究会, T-14, ポスター発表
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件