【公開日：2025.06.10】【最終更新日：2025.03.04】
課題データ / Project Data
課題番号 / Project Issue Number
24AT0362
利用課題名 / Title
シリコンMOSFETの低温導電メカニズム解明
利用した実施機関 / Support Institute
産業技術総合研究所 / AIST
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）量子・電子制御により革新的な機能を発現するマテリアル/Materials using quantum and electronic control to perform innovative functions（副 / Sub）-
キーワード / Keywords
量子コンピューター/ Quantum computer,表面・界面・粒界制御/ Surface/interface/grain boundary control,超伝導/ Superconductivity
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
稲葉 工
所属名 / Affiliation
産業技術総合研究所
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
大塚 照久,佐藤 平道
利用形態 / Support Type
（主 / Main）技術補助/Technical Assistance（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
量子暗号通信に利用する単一光子検出素子のマルチピクセル化に向け、プレーナー型MOSFET上に超電導回路を形成する。このためには、国立研究開発法人産業技術総合研究所(以下、産総研)が有するシリコントランジスタ試作ラインCOLOMODEを活用して4インチウエハ上にプレーナー型MOSFETを試作した後に、産総研が有する超伝導試作ラインQufabで超伝導細線単一格子検出素子を形成する。
実験 / Experimental
MOSFETと超電導回路の間を埋める層間絶縁膜の膜厚を決定するために、産総研NPFの実験設備【AT-045】触針式段差計を用い、表面COLOMODEをロットアウトした4インチウエハ表面の凹凸を評価した。
結果と考察 / Results and Discussion
今回COLOMODEでMOSFETを試作した4インチウエハのMOSFETの電極パッドが周辺から200-400 nm程度飛び出していることがわかった。
このため、MOSFETと超電導回路の間を埋める層間絶縁膜を500 nm程度成膜することが望ましい。
図・表・数式 / Figures, Tables and Equations
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件