【公開日：2025.06.10】【最終更新日：2025.04.03】
課題データ / Project Data
課題番号 / Project Issue Number
24AT0032
利用課題名 / Title
GeOI FinFETによるクライオCMOSの評価
利用した実施機関 / Support Institute
産業技術総合研究所 / AIST
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
ALD,先端半導体（超高集積回路）/ Advanced Semiconductor (Very Large Scale Integration)
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
張 文馨
所属名 / Affiliation
産業技術総合研究所
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
前田辰郎
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
山崎将嗣
利用形態 / Support Type
（主 / Main）技術補助/Technical Assistance（副 / Sub）,機器利用/Equipment Utilization
利用した主な設備 / Equipment Used in This Project
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
高性能コンピューティング（HPC）の需要は飛躍的に高まる中、CMOSは深刻な消費電力の課題に直面している。この電力問題の潜在的な解決策として、クライオCMOSが注目されている。低温では、キャリアの移動度が高くなるのと同時に、サブスレッショルド・スイング(SS)が減少することで、パワースケーリングが可能になる。一方で、CMOS性能を向上させる微細なGe finデバイスの極低温評価の報告例はこれまでほとんどない。本研究では、(i)SOI上のGeエピタキシャル(GeSOI)FinFET、及び(ii)転写型Ge-on-Insulator(GeOI)FinFETのGeベースFETのデバイス性能の温度依存性を、300～10Kの範囲で調査した結果、Ge/Si界面での欠陥を回避する転写GeOI基板の有効性が明らかになったので報告する。
実験 / Experimental
GeSOI基板は、厚さ 20nm の SOI 基板上にGe(200nm)をエピタキシャル成長させCMPでGeを50nmまで薄くした。Fin加工後、HKMGを形成し、S/D領域には、B/Pのイオン注入後マイクロ波アニールで活性化した。これをGeSOI FinFETs とする。GeOI FinFETs は、先のGeSOIドナー基板にCMPロセスにて平坦化させておくから、25 nm ALD SiO2を成膜させる。その後、SiO2/Siホスト基板を貼り合わせ後、ドナー基板のSOI層まで除去されたGeOI基板からFinFETsを作成した。
結果と考察 / Results and Discussion
図1はGeSOI FinFETs (LG/Wch = 100/40 nm)、 図2はGeOI FinFETs(LG/Wch = 100/20 nm)のID-VG 温度依存性である。温度を下げると予想通りn/p FETの両方で急峻な伝達特性が観察された。GeSOIと比較するとGeOIは、実効的なWが小さいにも関わらずIon は向上し、同時にSSも大幅に改善された。温度を下げるとIoffは200Kで容易に測定限界に達し、on/off比はn/p FETともに108以上となる。300Kで83.8/97.4 mV/decであったSSは、10Kでは12.9/19.1mV/decまで向上し、特にnFETはかなり理想値に近づいている。GeSOI FinFETの断面TEM像からは、GeとSiの格子不整合に起因するミスフィット転位がGe/Si界面に明瞭に観察されており、欠陥がバンド間遷移を促進し、低温においてもリーク電流やSSの劣化を引き起こしたと考えられる。GeOIでは、そのような欠陥は存在しないため、Ge本来の良好な特性が得られたものと考えられる。閾値電圧は、nFETの方がpFETより上昇が著しいが、これはnFETよりpFETの方が仕事関数の温度依存性が強いためである。一方、GeOI、GeSOI ともに温度低下でIonはpFET で上昇するのに対して、nFET では低下した。n+コンタクトの温度依存性からは、コンタクト抵抗の増大が、フォノン散乱の減少による移動度増加の効果を打ち消していることが判明し、低温で動作する良質なコンタクト形成が望まれる結果となった。
図・表・数式 / Figures, Tables and Equations
Fig. 1 Temperature dependence of ID-VG characteristics of GeSOI FinFETs at VD of ±0.05 V (a) for pFET; (b) for nFET. (c) TEM cross-sectional image of GeSOI FinFET.
Fig. 2 Temperature dependence of ID-VG characteristics of GeOI FinFETs at VD of ±0.05 V (a) for pFET; (b) for nFET (c) TEM cross-sectional image of GeOI FinFET.
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
特になし
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件