【公開日：2025.06.10】【最終更新日：2025.05.15】

課題データ / Project Data

課題番号 / Project Issue Number

24IT0047

利用課題名 / Title

熱酸化SiO₂を絶縁膜に用いたダイヤモンドMOSFETの開発へ向けたダイヤモンド基板へのa-Si膜の成膜

利用した実施機関 / Support Institute

東京科学大学 / Science Tokyo

機関外・機関内の利用 / External or Internal Use

外部利用/External Use

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-

【重要技術領域 / Important Technology Area】（主 / Main）革新的なエネルギー変換を可能とするマテリアル/Materials enabling innovative energy conversion（副 / Sub）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed

キーワード / Keywords

パワーエレクトロニクス/ Power electronics,CVD,ワイドギャップ半導体/ Wide gap semiconductor,エレクトロデバイス/ Electronic device,蒸着・成膜/ Vapor deposition/film formation

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

成田 憲人

所属名 / Affiliation

早稲田大学基幹理工学研究科 電子物理システム学専攻

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

宮本 恭幸

利用形態 / Support Type

（主 / Main）技術代行/Technology Substitution（副 / Sub）-

利用した主な設備 / Equipment Used in This Project

IT-016：SiN/a-SiプラズマCVD 装置

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

パワーデバイスにおいて、高い電気安定性から、長時間安定動作を可能にすることから熱酸化によるSiO₂がゲート絶縁膜として最も広く用いられている。ダイヤモンドのように基板の熱酸化により SiO₂ 膜を形成することのできない半導体においては、従来 CVD、ALD、PVD などが用いられている。しかし、これら手法により形成した SiO₂膜は、反応ガスからの不純物混入、プラズマ損傷、化学量論的に不完全な組成などの問題があり、その特性は熱酸化膜に対し少なからず劣っていた。そこで本研究では理想的な絶縁膜となる熱酸化SiO₂をダイヤモンドのMOS構造へ応用するために、キャリアガスがH₂Oのみの水蒸気酸化を採用した。そして熱酸化SiO₂ゲート絶縁膜を用いたダイヤモンドMOSFETの開発を試みた。

実験 / Experimental

a-SiプラズマCVD装置(IT-016)を用いてa-Si膜を20 nm成膜した。被覆率が高く、集積化、高耐圧化に適した縦型構造への応用も可能なため、本装置を使用した。

結果と考察 / Results and Discussion

a-Si成膜前後、水蒸気酸化後、HF後のAFM像をFig.1に示す。A-Si成膜後のAFM像より均一にダイヤモンド基板上にa-Si膜の成膜が確認され、HF後のAFM像より水蒸気酸化によりダイヤモンド表面の酸化の抑制が確認された。また作製した熱酸化SiO₂ゲート絶縁膜を持つ横型ダイヤモンドMOSFETの断面図をFig.2に示す。 I-V特性をFig.3に示す。Amorphous Si成膜前が水素終端ダイヤモンド(C-H)表面の場合、最大ドレイン電流密度が-32.9 mA/mmとなり、amorphous Si成膜前が酸素終端ダイヤモンド(C-O)表面の場合、-12.2 mA/mmとなった。またドレイン電流1 nAを基準とした閾値電圧はそれぞれ-11.3 V,-13.0 Vとなった。以上のことより熱酸化SiO₂/ダイヤモンドMOSFETにおいて初のFET動作を実証し、パワーデバイスにおいてフェイルセーフの観点から必須となるノーマリーオフ動作も達成した。今後は集積化、高耐圧化に適した縦型構造にて、熱酸化SiO₂ゲート絶縁膜を用いた縦型ダイヤモンドMOSFETを作製していく。

図・表・数式 / Figures, Tables and Equations

Fig.1 AFM surface images and RMS roughness measurements of diamond substrates and deposited silicon layers. (a)-(d) The diamond surface of Sample A had a C-H surface before a-Si deposition. (e)-(h) The diamond surface of Sample B had a C-O surface before a-Si deposition. 

Fig.2 A schematic cross-sectional view of a (001) diamond MOSFET with a thermal SiO₂.

Fig.3 I-V characteristics of Device A, which had a C-H diamond surface before a-Si deposition, and Device B , which had a C-O surface before a-Si deposition. (a), (d) I_D-V_DS characteristics. (b), (e) Log scale |I_D| and |I_G|-V_GS characteristics. (c), (f) Linear scale I_D-V_GS.

その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)

本技術代行において東京科学大学 宮本恭幸教授、矢島駿様には、多大なご支援をいただき、感謝いたします。

成果発表・成果利用 / Publication and Patents

論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)

口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.

1. Kento Narita, Atsushi Hiraiwa, Takahiro Kozawa, Hiroya Abe, Hiroshi Kawarada, Diamond MOSFET with a Thermal SiO2 Gate Insulator Formed by Full Steam Oxidation, IEEE EDL, Jan. 2025, submitted.

特許 / Patents

特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件